Cadence Design Systems

From Azupedia
(Redirected from CDNS)
Jump to navigation Jump to search

Stock Information

Articles
Date Site Title
2020/10/30 The Motley fool New Chip Designs Are Booming, and This Stock Stands to Benefit

Summary

Cadence Design Systems, Inc.
SectorInformation Technology
IndustrySoftware
Key people
Anirudh Devgan
(President & CEO)
Lip-Bu Tan
(Executive Chairman)
Increase US$0.78 billion (2021)
Increase US$0.70 billion (2021)
Total assetsIncrease US$4.39 billion (2021)
Total equityIncrease US$2.74 billion (2021)
Number of employees
9,300 (Jan 2022)
Websitewww.cadence.com

Cadence Design Systems, Inc. (stylized as cādence) は、本社をカリフォルニア州サンノゼに置き、1988年にSDA SystemsとECAD, Inc.が合併して設立された米国の多国籍計算ソフトウェア企業である。同社は、集積回路、システムオンチップ（SoC）、プリント基板を設計するためのソフトウェア、ハードウェア、シリコン構造体を製造している。

History

Origins

Cadence Design Systemsは、1983年にRichard Newton、Alberto Sangiovanni-Vincentelli、James Solomonが共同設立したSolomon Design Automation（SDA）と、1982年にPing Chao、Glen Antle、Paul Huangが共同設立したECAD（公開会社）が1988年に合併してできたEDA（電子設計自動化）会社から出発

Executive leadership

1997年に初代CEOのJoe Costelloが辞任した後、Jack HardingがCEOに就任 、1999年にRay BinghamがCEOに就任 、2004年にMike Fisterが新CEOに就任。

2008 年、Cadenceの取締役会は、Mike Fisterの辞任に伴い、2004 年からCadenceの取締役を務めていたLip-Bu Tanを CEO 代行として任命した。 2009年1月、Cadenceの取締役会は、全会一致でLip-Bu Tanを社長兼CEOに任命することを決定した。Tanは、最近までベンチャーキャピタルのWalden InternationalのCEOを務めており、現在も同社の会長である。

2021年12月15日、Anirudh Devganが社長兼CEOに就任し、Lip-Bu Tanがエグゼクティブチェアマンに就任した。Devganは2012年にCadenceに入社し、2017年に社長に就任した。

Products

チップ、システム、プリント基板の設計に使用するソフトウェア、ハードウェア、知的財産（IP）、およびインターフェース、メモリ、アナログ、SoC周辺回路、データプレーン処理装置、検証をカバーするIPを開発している。

Custom IC technologies

  • Virtuoso Platform. 回路図入力、ビヘイビアモデリング（Verilog-AMS）、回路シミュレーション、カスタムレイアウト、フィジカル検証、抽出、バックアノテーションを含むフルカスタム集積回路設計用ツールである。主にアナログ、ミックスドシグナル、RF、スタンダードセルの設計に使用されるが、メモリやFPGAの設計にも使用される。
  • Spectre X. 2019年6月、Cadenceは並列回路シミュレータSpectre Xを発表し、ユーザーが時間領域と周波数領域のシミュレーションを数百のCPUに分散して実行時間と速度を速めることができるようにした。
  • AWR は、5G/ワイヤレス製品を設計するための高周波からミリ波までの設計環境です。通信、航空宇宙・防衛、半導体、コンピュータ、民生機器などに使用されている。

Digital implementation and signoff technologies

  • Genus, Innovus, Tempus & Voltus. 2020年3月、Cadenceは、Innovus配置配線エンジンとオプティマイザをGenus Synthesisに統合し、両ツールが共通のユーザーインターフェースとデータベースを使用するようになったと発表した。
  • Stratus C、C++、SystemCのコードからRTLインプリメンテーションを作成する高位合成ツールである。
  • Cerebrus. 2021年7月、Cadenceは、複数のブロックにわたって指定された電力、性能、面積の目標に向けてCadenceのデジタル設計フローを自動的に最適化する機械学習ベースのCerebrus chip explorer 製品を発表しました。Cerebrusは、最適化プロセスを繰り返すたびに効率を高める強化学習アプローチを採用している。

その他のCadence製RTL to GDS IIツール。Conformal Equivalence Checker、 Stratus High-Level Synthesis、Joules Power Analysis、 Quantus RC Extraction、 Modus AutomaticTest Pattern Generation。

Verification technologies

  • Xcelium. Xceliumは、2017年に登場した、マルチコアの並列コンピューティングアーキテクチャに基づく並列シミュレータである。
  • JasperGold. JasperGoldは2003年に発表された形式検証ツールである。 2019年、CadenceはJasperGoldソルバーの選択とパラメータ化を自動化し、初回証明の高速化と回帰実行の最適化を実現する新しい機械学習技術を発表している。
  • Perspec System Verifier. Perspecは、システムレベルの検証シナリオを定義・検証し、制約解消技術を使ってシナリオを検証するためのテストケースを作成するもので、2014年に発表された。2018年半ばにCadenceは、Perspecが新しいAccellera Portable Test and Stimulus Standard（PSS）標準をサポートしたことを発表した。
  • vManager. vManagerは、エミュレーション、シミュレーション、フォーマル技術をデータソースとして使用し、カバレッジを含む検証プロセスを追跡するための検証管理ツールである。
  • Palladium. 2015年、CadenceはPalladium Z1 Hardware emulation platformを発表した。コンパイル速度は1億ゲート/時以上、10億ゲート設計では1MHz以上の実行速度を持つ。CadenceのPalladium emulatorはもともと1998年のCadenceのQuickturn買収によるものである。2021年、ケイデンスはPalladium Z2を発表し、先行するPalladium Z1に比べて性能は1.5倍、容量は2倍向上し、180億ゲート以上の容量になると主張した。さらに、CadenceはPalladium Z2が100億ゲートを10時間以内にコンパイルできると主張した。
  • Protium. Protium FPGAプロトタイピングプラットフォームは2014年に正式に発表された 2017年、CadenceはXilinx Virtex UltraScale FPGAをベースにしたProtium S1を発表した。2019年にはラックベースのProtium X1が登場し、約5MHzで12億ゲートSoCをサポートするとCadenceは主張した。Palladium S1/X1とProtiumは単一のコンパイルフローを共有している。2021年にProtium X2が発表され、CadenceはProtium X1に対して1.5倍の性能と2倍の容量の向上と、Protium X2が24時間以内に100億ゲートをコンパイルできると主張している。

Intellectual property

メモリ/ストレージ/高性能インタフェースプロトコル(USBやPCIeコントローラやPHY)、オーディオ、ビジョン、ワイヤレスモデム、畳み込みニューラルネットワークなどの分野をターゲットとしたデザインIPである。TensilicaのDSPプロセッサIPには以下のものがある。

画像・映像・AI処理向けTensilica Vision DSP、音声・音響・音声処理向けTensilica HiFi DSP、IoT向けTensilica Fusion DSP、レーダー、ライダー、通信処理向けTensilica ConnX DSP、AIアクセラレーション向けTensilica DNA Processor ファミリー。

2021年、Tensilicaは、モバイル、IoT、自動車、インテリジェントセンサー、産業用AI SoC設計をターゲットに、AI SoC開発の加速と電力、性能、面積の改善を実現するTensilica AIプラットフォームを発表した。

PCB and packaging technologies

  • Allegro Platform. Specctra 自動ルータを含む、集積回路、パッケージ、PCBの協調設計のためのツール。
  • OrCAD/PSpice. 小規模な設計チームや個人のPCB設計者向けのツール。
  • OrbitIO Interconnect Designer. ダイ/パッケージのプランニングとルート最適化ツール。
  • InspectAR. InspectARは、拡張現実を使用して、複雑な回路基板の電子回路をマッピングし、基板回路図のリアルタイム・ラベリングを実現する。

System analysis

  • Sigrity. シグナル、パワーインテグリティ、サーマルインテグリティの解析とICパッケージ設計のためのツール。
  • Clarity. Cadenceは、システム解析への展開の一環として、2019年4月にClarityを発表した。Clarityは、電磁波解析のための3Dフィールドソルバーで、分散アダプティブメッシングを使用して数百のコア上でジョブを分割し、速度と容量を向上させる。
  • Celsius. 2019年9月、Cadenceは固体構造には有限要素解析、流体には数値流体力学（CFD）を用いた並列アーキテクチャの熱ソルバー、Celsiusを発表した。
  • Omnis. Omnisは、数値流体力学、メッシュ生成、マルチフィジックスシミュレーション＆最適化製品で、航空宇宙、自動車、産業、海洋の分野で確立されたアプリケーションを持っている。(2021年のNUMECA買収によるもの。)
  • Pointwise. Pointwise は、数値流体力学（CFD）メッシュ生成。(2021年のPointwise社買収による)

Recognition

2020年、FortuneはCadenceを6年連続でFortune誌の「働きたい会社ベスト100リスト」に選出した。

また、2020年、CadenceはPEOPLE誌の「Canies that Care」で45位にランクインした。

2019年、Investor's Business Dailyは、Cadence Design Systemsを50 Best Environmental, Social, and Governance (ESG) Companies listの5位にランク付けた。

2016年、Cadence CEOのLip-Bu Tanは、Global Semiconductor AllianceからDr. Morris Chang Exemplary Leadership Awardを授与された。

Sponsorship

2022年5月、McLarenはCadenceとの複数年のパートナーシップ契約を発表した。

Acquisitions

Timeline

Year announced Company Business Value (USD)
1989 Gateway Design Automation Simulation software $72 million
1990 Automated Systems, Inc. PCB Design Automation $23 million
1991 Valid Logic Gate-level design $198 million
1993 Comdisco Systems Digital signal processing & communications design $13 million
1997 Cooper & Chyan Technology Placement and routing $422 million
1998 Bell Labs Design Automation Simulation and verification software $45 million
1998 Quickturn Design Systems Emulation hardware $253 million
1999 OrCAD Systems PCB & FPGA design $121 million
2002 IBM's DFT tools & group Design-for-Test not disclosed
2003 Celestry Design Dense modeling, full-chip circuit simulation not disclosed
2003 Verplex Formal verification, equivalence checkers not disclosed
2004 Neolinear Analog & mixed-signal layout, circuit sizing not disclosed
2005 Verisity Verification automation, hardware acceleration $315 million
2006 Praesagus Manufacturing variation predication $26 million
2007 Invarium Lithography-modeling and pattern-synthesis not disclosed
2007 Clear Shape Design for Manufacturing not disclosed
2008 Chip Estimate IP portal, IP reuse management not disclosed
2010 Denali Software Memory models, design IP, verification IP $315 million
2011 Altos Design Automation メモリ、スタンダードセルライブラリなどのファウンデーションIPのキャラクタライズ not disclosed
2011 Azuro Clock concurrent optimization not disclosed
2012 Sigrity Signal, power & thermal integrity analysis, IC package design $80 million
2013 Cosmic Circuits Analog & mixed-signal IP for mobile device IP, such as USB, MIPI, audio & Wi-Fi cores not disclosed
2013 Tensilica Dataplane processing IP $380 million
2013 Evatronix Semiconductor IP: USB, MIPI, display, & storage interfaces not disclosed
2014 Forte Design Systems High-level synthesis not disclosed
2014 Jasper Design Automation Formal analysis & verification $170 million
2016 Rocketick Technologies Multi-core parallel simulator not disclosed
2017 nusemi 高速シリアライザ／デシリアライザ (SerDes) communications IP not disclosed
2019 AWR Corporation 無線/高周波アプリケーション設計ソフトウェア $160 million
2020 Integrand Software 3D-ICシステムにおける大型ICやパッケージのシミュレーション、特性評価、解析のための解析・抽出のためのMethod of moments solver技術 not disclosed
2020 InspectAR Augmented Interfaces 拡張現実を利用してリアルタイムに電子回路をマッピングし、回路基板の回路図を表示することができる not disclosed
2021 NUMECA CFD, メッシュ生成、マルチフィジックスシミュレーションと最適化 not disclosed
2021 Pointwise 数値流体力学（CFD）メッシュ生成 not disclosed
2022 Future Facilities データセンターの設計と運用のための電子機器冷却とエネルギー性能最適化ソリューションのための数値流体力学（CFD）ソリューションプロバイダ not disclosed
2022 OpenEye Scientific 製薬会社やバイオテクノロジー企業が創薬に使用する計算分子モデリング・シミュレーション・ソフトウェア $500 million

また、High-Level Design (HLD), UniCAD, CadMOS, Ambit Design Systems, Simplex, Silicon Perspective, Plato, Get2Chipを買収した。

Related

Lawsuits

  • Avanti Corporation
    Main article: en:Cadence Design Systems, Inc. v. Avanti Corp
    1995年から2002年まで、CadenceはAvanti Corporation（ブランド名Avant！）と6年にわたる法的紛争に巻き込まれ、AvantiがCadenceのコードを盗んだとCadenceが主張し、Avantiがそれを否定していた。Business Weekによれば、「Avantiの事件は、おそらくシリコンバレーの歴史の中で最も劇的なホワイトカラー犯罪の物語である」。Avantiの幹部は最終的にノーコンテストを認め、Cadenceは数億ドルの賠償金を受け取った。その後、AvantiはSynopsysに買収され、Synopsysはさらに2億6500万ドルを支払い、残りの請求を解決した。この事件は多くの判例を生んだ。
  • Aptix Corporation Cadenceが買収したQuickturn Design Systemsは、Aptixとの間で一連の訴訟に巻き込まれた。AptixはMentor Graphicsに特許をライセンスし、両社は特許侵害の疑いでQuickturnを共同で訴えた。AptixのCEOであるAmr Mohsenは法的証拠を偽造・改ざんし、その後、陰謀、偽証、司法妨害の罪で起訴された。Mohsenは保釈契約に違反し、国外逃亡を図った後、逮捕された。刑務所に収監されている間、Mohsenは証人を脅迫し、自分の訴訟を担当する連邦判事を殺害しようと企みた。Mohsenはさらに、無能を装って連邦裁判を遅らせようとした罪で起訴された。圧倒的な不正行為により、判事は訴訟を執行不能と判断し、Mohsenは17年の禁固刑を言い渡された。その後、Mentor Graphicsは訴訟費用を回収するためにAptixを提訴した。Cadenceも訴訟費用回収のため、Mentor GraphicsとAptixを提訴した。
  • Berkeley Design Automation 2013年、Cadenceは自社のAnalog FastSpice (AFS) シミュレータをCadenceのAnalog Design Environment (Virtuoso ADE) にリンクするためのライセンススキームを回避したとしてBerkeley Design Automation (BDA) を訴えた。訴訟は1年もしないうちにBDAの非公開の支払いとCadenceの公式インターフェースを通じてAFSとADEを相互運用可能にサポートするという複数年契約により解決に至った。BDAは数ヶ月後にMentor Graphicsに買収された。

Notable persons

See also

External links

Retrieved from "https://wiki.tiffa.net/w/index.php?title=Cadence_Design_Systems&oldid=71867"